Apple ja Qualcomm kiinnostuvat Intelin pakkausteknologiasta

Apple ja Qualcomm ovat hiljaisesti osoittaneet kiinnostusta Intelin edistyneisiin pakkausteknologioihin viimeaikaisten työpaikkailmoitusten perusteella. Piirisuunnittelijat etsivät jatkuvasti tapoja nostaa suorituskykyä ja kapasiteettia, ja Intelin EMIB- ja Foveros-ratkaisut ovat nousseet nopeasti huomion kohteeksi — tämä huomio voi muokata edistyneen pakkaamisen ja foundry-palveluiden kilpailukenttää.

Miksi suuret teknologiajätit katsovat Moore'n lain ylitse

Moore’n laki ei enää tarjoa samoja helppoja suorituskyvyn parannuksia kuin ennen, joten teollisuus on kääntänyt katseensa voimakkaasti edistyneeseen pakkausteknologiaan (advanced packaging). Näillä tekniikoilla voidaan pinota, yhdistää ja skaalata eri die-osiota yhden kotelon sisällä, mikä mahdollistaa suuremman laskentakapasiteetin ja paremman energiatehokkuuden ilman, että kaikki komponentit valmistetaan samalla prosessisolmulla.

Teknologiat, jotka sallivat erillisten chipletien yhdistämisen tai dies-pinoamisen, ovat muodostuneet keskeisiksi korkean suorituskyvyn laskentasuunnittelussa. Yritykset kuten Nvidia, AMD sekä Apple ja Qualcommin omat custom-silikon-tiimit hyödyntävät heterogeenista integrointia rakentaakseen FPGA:ta, GPU:ta, CPU:ta ja erikoistettuja akselereita, joissa erilaiset valmistusteknologiat ja muistielementit yhdistyvät tehokkaasti.

TSMC on hallinnut tätä segmenttiä vuosikausia tarjoamalla ratkaisuja kuten CoWoS (Chip on Wafer on Substrate), mutta suurten GPU- ja CPU-asiakkaiden kasvava kysyntä on aiheuttanut kapasiteettipainetta. Tämä pullonkaula on avannut mahdollisuuden vaihtoehtoisille toimittajille ja Intel on aktiivisesti sijoittanut resursseja täyttääkseen osan tästä tarpeesta omilla EMIB- ja Foveros-teknologioillaan. Näin syntyy kilpailua foundry-markkinassa, mikä voi vaikuttaa hinnoitteluun, toimitusaikoihin ja suunnitteluratkaisujen valikoimaan.

EMIB ja Foveros: kaksi erilaista reittiä tiheämpiin piireihin

Intelin EMIB (Embedded Multi-Die Interconnect Bridge) hyödyntää pieniä piisiltoja (silicon bridges) yhdistämään useita chipletejä yhden kotelon sisällä ilman suurta interposeria. Tämä lähestymistapa voi alentaa kustannuksia, vähentää materiaalitarvetta ja tarjota laajempaa suunnitteluvapautta monidie-järjestelmissä. EMIB mahdollistaa esimerkiksi erilaisten logiikka- ja I/O-dieen tehokkaan rinnakkaisen sijoittelun ja lyhyet välimatkat signaalien välillä, mikä on tärkeää suurta kaistaa vaativissa sovelluksissa kuten datakeskuksissa ja GPU-arkkitehtuureissa.

Foveros puolestaan lähestyy ongelmaa vertikaalisella integroinnilla ja die-pinoamisella. Käyttämällä through-silicon vias (TSV) -yhteyksiä ja fine-pitch pystysuuntaista integrointia, Foveros mahdollistaa logiikan ja muistin pinoamisen päällekkäin tiukemmaksi kokonaisuudeksi. Tämä johtaa parempaan latenssiin, pienempiin signaalireitteihin ja mahdollisesti pienempään energiankulutukseen tietyissä sovelluksissa. Die-stacking on erityisen houkutteleva ratkaisu, kun halutaan yhdistää korkeatehoinen laskenta ja nopea paikallinen muistiväylä (esimerkiksi HBM-tyyppiset muistiratkaisut) ilman, että kaikki komponentit valmistetaan yhdellä prosessilla.

Molemmat menetelmät, EMIB ja Foveros, tarjoavat etuja heterogeeniseen integrointiin: mahdollisuuden valita parhaiten sopiva prosessisolmu eri lohkoille, sekä joustavuutta suunnittelussa. Tämä vähentää riippuvuutta yhdestä foundrystä tai pakkaussuunnitelmasta ja antaa piirisuunnittelijoille lisää vaihtoehtoja, kun he optimoivat suorituskykyä, kustannuksia ja tuotantoaikatauluja.

Rekrytoinnin vihjeet: Apple ja Qualcommin työpaikkailmoitukset

Viimeaikaiset julkisuuteen tulleet työpaikkailmoitukset Applen ja Qualcommin kaltaisilta yrityksiltä mainitsevat suoraan kokemuksen Intelin EMIB:stä ja muista pakkausteknologioista. Applen avoin paikka DRAM-pakkausinsinöörille listaa vaatimuksissaan tekniikoita kuten CoWoS, EMIB, SoIC ja PoP. Qualcommin työpaikkailmoitus datakeskustiiminsä tuotepäällikön paikasta mainitsee myös EMIB-tuntemuksen eduksi.

Tällaiset ilmoitukset eivät välttämättä tarkoita olemassa olevaa sopimusta tai julkistettua yhteistyötä, mutta ne osoittavat, että suunnittelutiimit harkitsevat aktiivisesti Intelin pakkaustekniikoita osana teknologista työkalupakkiaan. Kun kaksi alan suurta toimijaa erikseen etsii osaamista saman Intel-teknologian osalta, se viittaa siihen, että kyseessä on järjestelmällinen tekninen arviointi eikä ainoastaan satunnainen kiinnostus.

Lisäksi nämä rekrytointivaatimukset heijastavat suunnittelun monimutkaisuuden kasvua: insinööreiltä vaaditaan yhä laajempaa ymmärrystä eri pakkausmetodeista (esim. CoWoS, EMIB, SoIC, PoP) ja kykyä tehdä trade-off-analyysiä suorituskyvyn, kustannusten ja tuotannon saatavuuden välillä. Tämä osaaminen on kriittistä, kun halutaan nopeuttaa tuotteen markkinoille pääsyä ja varmistaa skaalautuvuus massatuotannossa.

Mitä tämä voi merkitä foundry-markkinoille

Jos Apple, Qualcomm tai muut suuret suunnittelijat päättävät hyödyntää Intelin edistynyttä pakkausta laajassa mittakaavassa, vaikutukset ovat monitasoiset. Ensinnäkin se vahvistaisi Intelin ekosysteemin kypsyyden tukea huippuluokan ja räätälöityjä silikoniohjelmia, osoittaen että Intel voi tarjota luotettavia, skaalautuvia pakkausratkaisuja suurille asiakkaille. Toiseksi se keventäisi painetta TSMC:n ruuhkaisilla advanced packaging -linjoilla, mikä antaisi suunnittelijoille paremmat neuvotteluvoimat ja aikataulujen joustavuuden.

Tämä mahdollinen siirtymä ei tarkoita TSMC:n vallan loppua, mutta se luo monitoimittajaympäristön, jossa erityyppisiä pakkausteknologioita voidaan kilpailuttaa hankintasopimuksissa. Suunnittelijayritykset voivat neuvotella paremmista ehdoista, optimoida toimitusketjuaan ja jakaa riskejä useamman toimittajan kesken. Lisäksi markkina voi nähdä hintapaineita ja investointeja kapasiteetin laajentamiseen, kun foundryt ja pakkauspalveluiden tarjoajat reagoivat muuttuvaan kysyntään.

Nvidia toimitusjohtaja Jensen Huang on julkisesti kehunut Foverosia aiemmin, mikä antaa lisäpainoa Intelin ratkaisuille. Vaikka tällainen suosittelu ei yksin takaa kaupallista volyymia, se kertoo alan huippusuunnittelijoiden tunnistavan teknisen potentiaalin. Käytännössä kaupallisen läpimurron saavuttaminen edellyttää kuitenkin tuotantokapasiteetin varmistamista, toimitusketjun koordinointia ja yhteistyötä muistivalmistajien, testaus- ja pakkauspalveluiden sekä pitkäaikaisten asiakassuhteiden kanssa.

Mitä seurata seuraavaksi

• Uudet kumppanuudet tai wafer- tai kotelotason toimitussopimukset Intelin ja suurten suunnittelijoiden välillä: tarkkaile lehdistötiedotteita ja sopimuksenilmoituksia, jotka kertovat syvemmistä sitoumuksista.
• Tuotesuunnittelujen ilmoitukset, joissa EMIB tai Foveros mainitaan pakkausratkaisuina: viralliset tuotedokumentit ja tekniset paperit voivat vahvistaa käytännön käyttötapauksia ja mittakaavaa.
• TSMC:n kapasiteettipäätökset — laajennukset tai uudelleenpriorisoinnit vaikuttavat asiakkaiden halukkuuteen hajauttaa tuotantoa ja pakkausta useammalle toimittajalle.

Edistynyt pakkaus on noussut kilpailun kentälle prosessisolmujen ja transistoritiheyden rinnalle. EMIB ja Foveros eivät ole taikaratkaisuja, mutta ne ovat uskottavia vaihtoehtoja, jotka tarjoavat konkreettisia etuja heterogeenisessa integroitumisessa. Kun piirivalmistajat etsivät tapoja yhdistää chipletejä ja pinottuja dies-osaajia suorituskyvyn rajoja siirtäessään, rekrytoinnit ja hiljaiset tekniset arviot ennakoivat usein laajempaa strategista muutosta.

Seuraa tulevia työpaikkailmoituksia, kumppanuusilmoituksia, tuotteiden purkuja (teardowns) ja teknisiä analyysiraportteja, jotta näet, nouseeko Intelin pakkaus toimitusketjun keskeiseksi vaihtoehdoksi seuraavassa räätälöidyn piirin aallossa. Myös tutkimus-, kehitys- ja investointipäätökset, kuten tehdasinvestoinnit ja laitteistohankinnat, kertovat paljon yritysten pitkän aikavälin sitoumuksista edistyneeseen pakkaamiseen, mukaan lukien EMIB-, Foveros-, SoIC- ja CoWoS-pohjaiset ratkaisut.

Lisäksi kannattaa huomioida, että edistynyt pakkaus vaikuttaa paitsi suorituskykyyn ja kustannuksiin, myös tuotteiden luotettavuuteen ja testattavuuteen. Testaus- ja pakkausvaiheen kehitys, kuten testipisteiden integrointi, lämpöjohtavuusratkaisut ja mekaaninen vakaus, ovat osa kokonaiskuvaa. Näiden osa-alueiden kehittyminen voi nopeuttaa tai hidastaa uuden pakkausteknologian kaupallista hyväksyntää riippuen siitä, miten hyvin ekosysteemi pystyy tukemaan massatuotantoa ja vaatimustenmukaisuutta.

Lopulta kilpailu edistyneestä pakkaamisesta voi johtaa innovaatioihin, paremmin optimoituihin arkkitehtuureihin ja laajempaan valikoimaan suunnitteluratkaisuja, jotka yhdistävät parhaita elementtejä eri valmistusprosesseista. Tämä kehitys hyödyttää loppukäyttäjiä suorituskyvyn parantumisena sekä mahdollisesti kestävämpinä ja kustannustehokkaampina tuotteina markkinoilla.